A Case Study of Symbolic Model Checking for Verilog-HDL Hardware Design
横川智教東山大地近藤真史佐藤洋一郎有本和民
電子情報通信学会技術研究報告
113
454(VLD2013 134-167)
https://jglobal.jst.go.jp/detail?JGLOBAL_ID=201402293570921338