本研究では乱数のなかでも物理乱数をターゲットとしている。物理乱数とは人間が予測できない現象をもとに生成する乱数のことを指す。そのため、シード値をもとに決定的なアルゴリズムによって生成する擬似乱数とは異なり、再現不可能性を持つ乱数である。物理乱数には元となる人間が予測できない現象が必要となるが、論理回路における不定回路をノイズ源とする回路はFPGA上にも実装が可能である。その不定回路のひとつがリングオシレータ回路であり、この回路をノイズ源としたリングオシレータ型乱数生成回路を研究対象としている。本研究の最終目標はこのリングオシレータ型物理乱数生成回路の回路規模を縮小しつつセキュリティ用途のための乱数性を担保することである。回路規模の縮小については、リソースの限られたIoTデバイスではより小さな回路規模で実装することは省電力化やFPGA内リソースの節約につながる。また、回路規模を小さくしても乱数性が保たれるようにしなければならない。特にセキュリティ用途として用いる場合、系列が予測不可能性を持つ必要がある。これらを達成することで、暗号回路と組み合わせてIP化することが可能となり、産業界への適用が期待できる。この目標を達成するために主に三つの内容に関して研究を行った。一つ目は、リングオシレータ型乱数生成回路の回路内で使用されているXORゲートの有用性について、系列の周期性の観点から考察を行った。系列の周期を確認するために、行列として表現した乱数をグラフプロットして可視化し、視覚的に周期性を確認した。また、マルコフ過程による状態遷移確率を比較し、状態遷移確率に偏りがないかを比較して確認した。この結果として、リングオシレータ回路が持つジッタが含まれるものの周期性をもつ信号は、XORゲートによって出力される系列の周期は複雑になるということが分かった。さらに、不規則に表れるジッタ成分が含まれることで、XORゲートによってこれらが統合され、予測困難な乱数となっていることが判明した。二つ目は、本回路の周期性を見るためにマルコフ過程検定を提案し、リングオシレータの回路数と周期性の関係を確認した。その結果、リングオシレータ回路数を10個より多くしても乱数系列の周期性に関して大きな工場が見られないということが判明した。これと同時に、マルコフ過程検定の有用性についても調査し、周期性を見るための検定としての見込みはあるが改良が必要という結論に至った。三つ目は、ノイズ源とクロック周波数が非同期であることに着目し、メタステーブル状態の発生が懸念されるということに着目した点である。この懸念点に対して、メタステーブル状態を含む3状態がXORゲートに入ると仮定したシミュレーションを行い、XORゲートに入力される信号に含まれるメタステーブル状態を減らすことでビット分布の改善が見込まれることを示した。また、ノイズ源であるリングオシレータ回路から出力されている信号を2つ以上のD-FFでクロック同期することで、D-FFが0個や1個のときと比較して乱数系列のビット分布が向上することをFPGA上に実装比較することで確認した。これらの成果は、本研究の最終目標を達成するものではないが、リングオシレータ型乱数生成回路の特徴を分析し、乱数性に関する改良を提案することができた事実は大きな研究成果といえる。
